


(一) 如下图，利用求 Elmore 延时常数的方法写出从 A 至 B 的延时 (!!!) 表达式。图中所有集总电阻均为 R_k ，集总电容均为 C_k 。上面一段分布导线的长度为 L ，下面一段分布导线的长度为 $2L$ ，两段分布导线单位长度的电阻和电容均为 r, c 。

已知: $r \cdot L = R_k, c \cdot L = C_k$ 。



解: 根据 Elmore 法则, 有 $t_{A \rightarrow B} = \sum R_k C_k = 0.69 RC$ 。

A → B.

$$\begin{aligned}
 t_{A \rightarrow B} &= C_k \cdot R_k + (R_k + r \cdot 2L) C_k + (R_k + r \cdot 2L) C_k + (R_k + r \cdot 2L + R_k) C_k + R_k \cdot C_k + R_k \cdot C_k + R_k \cdot C_k \\
 &= C_k R_k + R_k C_k + r \cdot 2L C_k + (R_k + r \cdot 2L) C_k + 2 R_k \cdot 2 C_k + r \cdot 2L \cdot 2 C_k + 2 R_k C_k + R_k \cdot C_k \\
 &= 8 R_k C_k + \underbrace{2 R_k C_k + 2 R_k C_k + 4 R_k C_k + 4 R_k C_k}_{\text{分布式}} + R_k C_k
 \end{aligned}$$

$$\begin{aligned}
 t_{A \rightarrow B} &= 0.69 \times 8 R_k C_k + 0.38 \times 13 R_k C_k \\
 &= 10.46 R_k C_k.
 \end{aligned}$$


$$\begin{aligned}
 t_{PA \rightarrow B} &= 0.69 R_k \cdot 4 C_k + 0.69 R_k \cdot 2 C_k + 0.38 \times 2 R_k \cdot 2 C_k + 0.69 \times 3 R_k \cdot C_k \\
 &\quad + 0.69 \times 4 R_k \cdot 2 C_k \\
 &= 13.75 R_k C_k
 \end{aligned}$$

$$0.69 (C_k R_k C_k + 2 R_k C_k + 3 R_k C_k + 4 + 4 L C_k) + 0.38 \cdot 2 R_k \cdot 2 C_k$$

(二) 如下图, 一个动态门驱动一个静态两输入的与非门, 假设在动态门预充电阶段, 静态门的一个输入 In 为低电平。在动态门求值阶段开始时, 电路已处于稳定状态。求值时, 动态门的两个输入 A 和 B 均为 0, 而静态门的一个输入 In 从原来的低电平翻转到高电平。现只考虑动态门本身动态节点的电容 C_L 和静态门 $N1$ 管的栅源电容 C_{gs} , 如果 PMOS 管的阈值电压绝对值 (!!!) V_{Tp} 、NMOS 管的阈值电压值 V_{Tn} 以及电源电压值 V_{dd} 的比为:

$$V_{Tp} : V_{Tn} : V_{dd} = K_p : K_n : 1$$

- (1) 问动态节点电容 C_L 与静态门 $N1$ 管的栅源电容 C_{gs} 之比为何值时 (用 K_p 、 K_n 来表示), 将使静态门的 $P1$ 管和 $N1$ 管同时导通而造成静态功耗?
- (2) 发生这种情形的可能性大不大?



1). In 上升为高电平, 则 $N2$ 管开始不导通。

C_L 上原有电压 V_{dd} , C_{gs} 上原有电压 $V_{gs1} = V_{Tn}$ x 点电压为 $V_{dd} - V_{Tn}$ 。

求值时, $N2$ 导通, C_L 与 C_{gs} 上电荷再分配, 将 x 点电压拉到 0。

$$V_{dd} \cdot C_L + C_{gs} \cdot V_{Tn} = (C_L + C_{gs}) \cdot V_y$$

$$V_y = \frac{V_{dd} \cdot C_L + C_{gs} \cdot V_{Tn}}{C_L + C_{gs}}$$

$$V_y = \frac{V_{dd} \cdot C_L + C_{gs} \cdot V_{Tn}}{C_L + C_{gs}} > V_{Tn} \text{ 则 } P1 \text{ 管导通}$$

当 $V_y \leq V_{dd} - V_{Tp}$ 时 将使 $P1$ 管导通, 将造成静态功耗。

$$\frac{V_{dd} \cdot C_L + C_{gs} \cdot V_{Tn}}{C_L + C_{gs}} \leq V_{dd} - V_{Tp}$$

$$\Rightarrow \frac{C_L}{C_{gs}} \leq \frac{V_{dd} - V_{Tp} - V_{Tn}}{V_{Tp}} = \frac{1 - k_p - k_n}{k_p}$$

分析: $P1$ 管导通!
 -2


2) 发生这种情形的可能性比较大, 这就是栅耦合效应。

(三) 采用如下图的四种方法设计 6 输入的 AND 门, 假设路径的电气努力为 F , 写出每种路径延时的表达式 (包括本征延时)。(已知参照反相器的本征延时设为 1, 源漏电容与输入电容之比 $\gamma=1$, $\mu_n=2\mu_p$, 逻辑门均为对称延时设计)

问当 $F=20$ 时, 哪种方法设计的 6 输入的 AND 门速度最快?

$H = GBF$ $k_i = H^{1/3}$

$t_p = \sum t_{pi} = \sum p_i + \sum h_i$



1) 的延时表达式: $H = \frac{8}{3} \times 1 \times 20 = \frac{160}{3}$ $F=20$ $B=1$

$D = \sum h_i + \sum p_i$

$H = \frac{8}{3} \times 20 = \frac{160}{3}$ $k = \sqrt[3]{\frac{160}{3}}$

$h_1 = g_1 f_1$ $g_1 = \frac{6+2}{3} = \frac{8}{3}$ $f_1 = \frac{3}{8} \sqrt{\frac{160}{3}}$

$h_2 = g_2 f_2$ $g_2 = 1$ $f_2 = \sqrt{\frac{160}{3}}$

$D = 2 \times \sqrt{\frac{160}{3}} + p = 2 \sqrt{\frac{160}{3}} + 1 + \left(\frac{8}{3}\right) = 18.27$

$p = p_1 + p_2$ $p_2 = 1$ $p_1 = \frac{8 \times 1}{3} = \frac{8}{3}$ (与输入电容之比, 但自电容增加了 8 倍)

2) 的延时表达式:

$G = \frac{5}{3} \times \frac{5}{3} = \frac{25}{9}$ $F=20$

$H = \frac{25}{9} \times 20 = \frac{500}{9}$

$h = \sqrt{H} = \frac{\sqrt{500}}{3}$

$D = 2 \times \frac{\sqrt{500}}{3} + p = 2 \times \frac{\sqrt{500}}{3} + \left(\frac{5}{3} + \frac{5}{3}\right) = 18.24$

$p = p_1 + p_2$ $p_1 = \frac{5}{3}$ $p_2 = \frac{5}{3}$

3) $G = \frac{10}{3} \times \frac{7}{3} = \frac{70}{9}$ $F=20$ $H = \frac{70}{9} \times 20$

$h = \sqrt{H} = \frac{\sqrt{1400}}{3}$

$D = 2 \times \frac{\sqrt{1400}}{3} + p = 2 \times \frac{\sqrt{1400}}{3} + \left(\frac{10}{3} + \frac{7}{3}\right) = 11.44$

$p_1 = \frac{10}{3}$ $p_2 = \frac{7}{3}$

4) $G = \frac{5}{3} \times 1 \times \frac{10}{3} \times 1 = \frac{50}{9}$ $F=20$ $H = \frac{50}{9} \times 20$

$h = 4\sqrt{H} = \sqrt{\frac{20}{3}}$

$D = 4 \times \sqrt{\frac{20}{3}} + p = 4 \times \sqrt{\frac{20}{3}} + \left(\frac{5}{3} + \frac{10}{3} + 1 + 1\right) = 15.32$

$p_1 = \frac{5}{3}$ $p_2 = 1$ $p_3 = \frac{10}{3}$ $p_4 = 1$

1) 的总延时为 $\frac{8}{3} \times 1 = \frac{8}{3}$

2) 的总延时为 $\frac{5}{3} \times \frac{5}{3} = \frac{25}{9}$

3) 的总延时为 $\frac{10}{3} \times \frac{7}{3} = \frac{70}{9}$

4) 的总延时为 $\frac{5}{3} \times 1 \times \frac{10}{3} \times 1 = \frac{50}{9}$

4) 的总延时最小。

比较 1), 2), 3), 4) 的总延时大小, 有: 设 $F=20$ 时, 4) 的总延时最小!

计算有误!

12

2006 年

11 月 15 日

数字大规模集成电路 2006 年秋季学期

期中考试 试题

(共 3 题)


(一) 【50 分】下图所示的逻辑链中，逻辑门 1 的每个输入端的电容均为 C_1 ，逻辑门 2 的每个输入端的电容均为 C_2 ，逻辑门 3 的每个输入端的电容均为 C_3 ；逻辑门 1 和 2 之间的连线上接有一个负载电容 C_a ，逻辑链的末端接有一个负载电容 $C_L = 125$ ；假设参照反相器 P 管与 N 管的尺寸比为 $r = 2$ ， $\mu_n = 2\mu_p$ ， $\gamma = 1$ ， $C_1 = 1$ 。忽略连线电容。问：

(1) 【40 分】若 $C_a = 0$ （即逻辑门 1 和 2 之间的连线上不接任何负载电容），

求驱动 C_L 的延时最小时逻辑门 2 的单个输入电容 C_2 。

(2) 【10 分】若 $C_a = 1$ ，求驱动 C_L 的延时最小时逻辑门 2 的单个输入电容 C_2 。

对同一路径、两种情形下求延时时又接延时时的负载相同，可不予考虑。



解：当 $C_a = 0$ 时

$$g_1 = \frac{5}{3}$$

$$g_2 = \frac{5}{3}$$

$$g_3 = \frac{5}{3}$$

$$f_1 = \frac{C_2}{C_1}$$

$$f_2 = \frac{C_3}{C_2}$$

$$f_3 = \frac{C_L}{C_3}$$

当 $C_a = 1$

$$f_1' = \frac{C_2 + C_a}{C_1}$$

$$f_2' = \frac{C_3}{C_2}$$

$$f_3' = \frac{C_L}{C_3}$$

$$I: C_a = 0 \quad H = GBF = g_1 g_2 g_3 \cdot 125 = \left(\frac{5}{3}\right)^3 \cdot 5^3 \quad B = 1$$

$$\therefore h_i = H^{\frac{1}{3}} = \frac{25}{3} \quad h_i = g_i f_i = \frac{5}{3} \cdot C_2$$

$$\therefore C_2 = 5 \quad \checkmark$$

$$II: C_a = 1 \text{ 时} \quad H' = G'B'F' \quad B' = \frac{C_a + C_2}{C_2}$$

$$\therefore H' = \left(\frac{5}{3}\right)^3 \cdot 5^3 \cdot \frac{C_a + C_2}{C_2} \quad h_i' = \frac{25}{3} \left(\frac{1 + C_2}{C_2}\right)^{\frac{1}{3}}$$

$$\text{同理 } h_i = g_i f_i' = \frac{5}{3} \cdot \left(\frac{C_2 + 1}{1}\right) = \frac{25}{3} \left(\frac{1 + C_2}{C_2}\right)^{\frac{1}{3}}$$

~~可以求得 $C_2 = 5$~~

可得方程 $(C_2+1)^2 C_2 = 5^3$

可解得 $C_2 = 4.356$

即 $C_a = 0$ 时, $C_2 = 5$

$C_a = 1$ 时 $C_2 = 4.356$




(二) 【40 分】下图为用伪 NMOS 逻辑构成的全加器进位输出产生电路。电路中

各个 MOS 管的尺寸如图所示， $\mu_n = 2\mu_p$ 。假设参照反相器 P 管与

N 管的尺寸比为 $r=2$ ，求该逻辑门输入端 C_{in} 的上拉和下拉逻辑

努力 g_u 、 g_d ；上拉和下拉本征延时 P_u 、 P_d 。



解：为了使该门与标准 CMOS 有相同的^{上拉}驱动强度，则所有管子尺寸加倍。
如图示：

则对 C_{in} 端： $g_u = 8/3$ ✓ $P_u = \frac{8+8+2}{3} = 6$ ✓


同理下拉时，考虑到 PMOS 的漏电流，各管的尺寸如图括号中的值。

对 C_{in} 端 $g_d = \frac{8/3}{3} = \frac{8}{9}$ ✓ $P_d = (\frac{8}{3} + \frac{8}{3} + \frac{2}{3})/3 = 2$ ✓

(三)【10分】下图的多米诺电路中，PMOS管的栅漏之间的电容为 $C_{gs}=1$ ，节点 X 处的电容为 $C_x=5$ （已包括输出反相器的栅电容在内），且不考虑其他任何电容。电源电压为 $V_{dd}=2.5v$ 。

假设电路最初在 $CLK=0$ 时已处于稳定状态，输入 $A=0$ ， $B=0$ 始终保持不变。现 CLK 从 0 突变到 2.5v，求在节点 X 处电压的变化量 ΔV_x 。

此时节点 X 处的电压 V_x 将为多少？



解：当 $clk=0$ 时，由于 $A=B=0$ ，

$\therefore$ X 节点将被充电到 V_{dd} 。

C_{gs} 两端电压为 V_{dd} 。则 C_{gs} 、 C_x 上共存储电荷为

$$Q = (C_{gs} + C_x) V_{dd} = 6 \times 2.5 = 15 \quad \checkmark$$

若 CLK 从 0 突变到 2.5V，则 C_{gs} 两端电压变为 0，电荷将在 C_{gs} 、 C_x 上重新分布，由电荷守恒：

$$Q = \underline{C_{gs} \cdot 0} + C_x V_x$$

$$\therefore V_x = 3V \quad \therefore \Delta V_x = 3 - 2.5 = 0.5V$$

即 X 处电压变化量为 0.5V， $V_x = 3V$ 。

说明由于时钟反馈，会造成浮空节点电压的起伏。

傻了！

$$Q = (V_{dd} - V_x) C_{gs} + V_x C_x$$